在Intel六大技术支柱所描画的愿景中，有改良设计架构的Intel，有消弭内存/存储瓶颈的Intel，有投资互连技术的Intel，有注重软件的Intel，有视平安为根基的Intel，还有跨晶体管、封装和芯片设计协同进步的Intel。在这“六个”Intel看来，摩尔定律的哲学将永远存在。作为半导体范畴为数不多的IDM厂商，Intel掩盖了从晶体管到整体系统层面集成的全面处理计划。从PC时期的“Intel inside”，到如今的“Intel：experience what’s inside”。鲜少全面引见其先进封装技术的Intel，日前召开技术解析会，展现了制程&封装技术作为根底要素的中心位置。为什么我们需求先进封装技术？Intel公司集团副总裁兼封装测试技术开发部门总经理Babak Sabi表示，为了更好地对大范围的数据停止剖析和处置，要有十分复杂的芯片来提供足够的算力。当芯片架构会越来越复杂，很难把这么多不同的组件来停止集成，这也就是为什么要开发先进封装技术的缘由。我们能够把不同功用的小芯片停止组装，放到同一个封装内部，以取得足够的大数据剖析的算力，这是传统技术无法完成的。

不断以来，芯片设计、工艺制程聚焦了半导体范畴最多的关注。芯片封装作为制造过程的最后一步，在整个电子供给链中看似不起眼，却不断默默发挥着关键作用。作为处置器和主板之间的物理接口，封装为芯片的电信号和电源提供了一个着陆区。随着半导体工艺日益复杂，传统单芯片封装逐步不能满足需求，特别是关于高性能芯片来说，需求在性能、功耗、本钱方面的进一步平衡和提升。三大要素正在推进半导体封装发作反动性变化：一是全球终端电子产品逐步走向多功用整合及低功耗设计，二是数据中心和物联网的人工智能处置等方面推进的芯片多样化趋向，三是以数据为中心的工作负载日益多样化，带来处置数据的架构也日益多样化。将来，先进封装将比过去发挥更为严重的作用，它将成为产品创新的催化剂，也终于迎来了它的“高光时辰”。Yole Développement首席剖析师Santosh Kumar曾预测，IC封装市场2019年会呈现放缓，但是先进封装的增长速度超越整体封装市场。据Yole称，2019年包括一切技术在内的IC封装市场估计收入将到达680亿美圆，比2018年增长3.5％。“先进的封装估计在2019年增长4.3％，而传统/商品封装的增长率仅为2.8％。”据英特尔制程及封装部门技术营销总监Jason Gorss引见，先进封装曾经成为各公司打造差别化优势的一个重要范畴，以及一个可以提升性能、进步功率、减少外形尺寸和进步带宽的时机。将来，晶体管层面的创新方向是尺寸越来越小，功耗越来越低；架构层面，将走向多种不同架构的组合，以满足愈加专属的特定范畴的需求，包括FPGA、图像处置器以及人工智能加速器等等；内存和存储范畴，正在面临一个全新的瓶颈，需求消弭传统内存和存储层级构造中的固有瓶颈，同时完成加速互连，经过不同层级的互连技术，更好地满足在数据层面或是封装内的数据流通；软件方面，以全堆栈、跨架构平台为主，充沛释放硬件的极致性能；当然，平安则是一切业务的最高等级。上述方向，共同勾勒出Intel关于将来创新的想象，它不再拘泥于传统框架，而是注重愈加灵敏地设计性能更强、功用更丰厚、功耗更低、用处更灵敏的不同产品，满足将来的差别化需求。Intel强调其封装技术的先进性，亦与摩尔定律的如何持续有关。此前，Intel方面就曾公开回应：摩尔定律仍持续有效，只是以各种功用、架构搭配组合的功用演进，以应对数据的众多。先进的封装技术可以集成多种制程工艺的计算引擎，完成相似于单晶片的性能，但其平台范围远远超越单晶片集成的晶片尺寸限制。这些技术将大大进步产品级性能和成效， 亿配芯城 减少面积，同时对系统停止全面改造。

Intel的封装愿景是在一个封装内完成芯片和小芯片的衔接，协助整体芯片完成单晶片系统SoC的功用。为了做到这一点，必需确保整个裸片上的小芯片衔接必需是低功耗、高带宽且高性能的，这也是完成其愿景的中心所在。Intel院士兼技术开发部结合总监Ravindranath (Ravi) V. Mahajan表示，封装技术的三大重点在于轻薄/小巧的客户端封装、高速信号和互联微缩（密度和间距）。据引见，英特尔封装支持多节点混合集成，不只是不同元器件集成中X、Y轴的平面面积减少，在G轴上（封装厚度）也有优化空间。他表示，2014年，封装厚度约为100μm；2015年已完成无核技术，换言之即为无核状态；将来，英特尔不只仅是把硅片叠加到封装上，将完成嵌入式桥接，让系统更小更薄。高速信号方面，由于信号实践上是在半导体芯片外表上传送停止的，会遭到金属外表粗糙度影响。Intel经过特地的制造技术大幅降低了金属外表的粗糙度，从而减少信号传送损耗。同时，采用全新的布线办法降低串扰，采用空隙布线使得电介质堆栈设计中两者之间的传导损耗更小。Ravi Mahajan表示，经过先进封装技术目前曾经能够到达112Gbps，将来将努力迈向224Gbps这一数量级。互联微缩（密度和间距）方面，Ravi Mahajan强调了两个根底概念：代表两个裸片纵向叠加的3D互连，以及代表两个裸片程度衔接的2D互连。前者导线数量较少传输速度较快，后者导线数量多传输速度较慢。经过英特尔全方位互联（ODI）技术，能够完成高速互联，经过并行衔接延迟会大幅降落，并且能够更好地改善速度，系统能耗可降低约10%。 

整个业界似乎都在不时推进先进多芯片封装架构MCP的开展，以更好地满足高带宽、低功耗的需求。在Intel看来，这需求多项关键根底技术的分离。在今年七月初的SEMICON West大会上，Intel曾推出一系列全新的根底工具，包括将EMIB和Foveros技术相分离的创新应用（Co-EMIB）、全方位互连（ODI）技术，和全新裸片间接口（MDIO）技术，完成其全新封装技术与制程工艺的分离。其根本准绳都是运用最优工艺制造不同IP模块，然后借助不同的封装方式、高带宽低延迟的通讯渠道，整合在一块芯片上，构成一个异构计算平台。

将来，先进互连封装研讨有三大微缩方向，：一是用于堆叠裸片的高密度垂直互连，它能够大幅度进步带宽，同时也可完成高密度的裸片叠加；二是全局的横向互连，在将来随着小芯片运用会越来越提高，在小芯片集成当中具有更高的带宽；三是全方位互连（ODI），可完成之前所无法到达的3D堆叠带来的性能。经过这些支持Intel将来道路图的新技术，共同构建起将来的技术才能和根底。   亿配芯城（WWW.YiBEiiC.COM)隶属于深圳市新嘉盛工贸有限公司，成立于2013年并上线服务，商城平台主要特点“线上快捷交易配单+线下实体供应交货”两全其美的垂直发展理念，是国内电子元器件专业的电子商务平台+实体店企业。未来发展及模式主要以（一站式配单，平台寄售/处理闲置库存达到资源共享双赢，电子工程师交流社区，硬件开发与支持等互动服务平台）在这个高效而发展迅猛的科技互联网时代为大家提供精准的大数据资源平台。

• 半导体
• Intel
• 六个
• 必修
• 之路